RT info:eu-repo/semantics/masterThesis
T1 Empleo de FPGAs de última generación para procesamiento de señales de un Phased Array ultrasónico
A1 Gutiérrez López, Sara
K1 Correladores
K1 FPGA
K1 Phased array
K1 Electrónica
K1 Electronics
AB En el presente trabajo se ha desarrollado el diseño y la implementación de laoptimización de uncorrelador eficiente basado en técnicas de codificación. Se hace uso de latécnica combinada dePhased Array junto con la codificación CDMA, las cuales permiten laemisión simultánea de códigos en distintos sectores angulares.Como técnica de codificaciónse han elegido secuencias de códigos LS. Esta familia decódigos tiene una mayor ganancia de proceso que otros códigos estudiados, como son los CSS,permitiendo tener una mayor profundidad de exploración del medio. Para la implementación hardware usada en el procesamiento de bajo nivel de recepción de la señal, se dispone de la plataforma FPGA (Field, Programmable, Gate, Array), en contreto la VC707XC7VX485T-2FFG1761C Virtex-7 de Xilinx.El diseño propuesto supone una optimización en cuanto al consumo de recursos de la FPGA, permitiendo de esta manera la implementación de longitudes de códigos LS mayores a las que se podrían emplear sin dicha optimización, obteniendo distancias más altas. Para llevar a cabo la implementación del diseño se ha realizado un estudio detallado de las característicasy la configuración de la Virtex-7, de manera que se ajuste a las especificaciones requeridas.Con objeto de comprobar el avance de la optimización propuesta, se ha elaborado unanálisis comparativo del consumo de recursos del correlador optimizado frente al correlador sin optimizar.A su vez, se exponen los resultados obtenidos en las simulaciones del diseñoglobal, teniendo en cuenta el emisor y elreceptor, para la verificación del sistema propuesto.
YR 2014
FD 2014
LK http://hdl.handle.net/10017/28125
UL http://hdl.handle.net/10017/28125
LA spa
DS MINDS@UW
RD 19-abr-2024