Diseño de una arquitectura para un enlace PLC de banda ancha de alta velocidad para entornos vehiculares o aeroespaciales
Authors
Membibre Fernández, FranciscoDirector
Hernández Alonso, ÁlvaroDate
2019Keywords
Power Line Communications (PLC)
Analog Front-End (AFE)
System-on-Chip (SoC)
Field-Programmable Gate Array (FPGA)
Filter Bank Multicarrier (FBMC)
Document type
info:eu-repo/semantics/masterThesis
Version
info:eu-repo/semantics/acceptedVersion
Rights
Attribution-NonCommercial-NoDerivatives 4.0 Internacional
Access rights
info:eu-repo/semantics/openAccess
Abstract
Este trabajo tiene como finalidad realizar comunicaciones PLC de banda ancha y alta
velocidad en entornos vehiculares o aeroespaciales. Para ello, se utiliza la técnica de acceso
al medio FBMC recomendada por el estándar IEEE 1901-2010 para comunicaciones PLC.
Para la etapa de conversión se utilizan dos Analog Front-End que constan de conversores
AD/DA, pero un único bus de datos bidireccional. Es por tanto necesario realizar una
arquitectura que conste de dos drivers, que configuren un AFE como transmisor y otro
como receptor; una interfaz para interactuar entre todos los módulos del diseño y un
módulo de Sincronismo para determinar el inicio de la comunicación entre el transmisor
y el receptor del transmultiplexor FBMC. La arquitectura se realizará en una FPGA y
será integrada en un SoC para su gestión avanzada. The purpose of this work is to carry out high-speed broadband PLC communications in
vehicular or aerospace environments. For this purpose, FBMC is used as medium access
technique, as recommended by the IEEE 1901 standard for PLC communications. For the
conversion stage, two Analog Front-End are used, consisting of AD/DA converters, but a
single bidirectional data bus. It is therefore necessary to make an architecture consisting of
two drivers, configuring one AFE as a transmitter and another as a receiver, an interface
to interact between all modules of the design and a Synchronism module to determine
the start of communication between the transmitter and receiver of the transmultiplexor
FBMC. The architecture will be implemented in an FPGA and integrated in a SoC for
its advanced management.
Files in this item
Files | Size | Format |
|
---|---|---|---|
TFM_Membibre_Fernandez_2019.pdf | 15.62Mb |
![]() |
Files | Size | Format |
|
---|---|---|---|
TFM_Membibre_Fernandez_2019.pdf | 15.62Mb |
![]() |