Show simple item record

dc.contributor.advisorPérez Rubio, María del Carmen 
dc.contributor.advisorGarcía Núñez, Enrique 
dc.contributor.authorMurano, Santiago Emmanuel Francis 
dc.date.accessioned2017-02-02T15:47:36Z
dc.date.available2017-02-02T15:47:36Z
dc.date.issued2014
dc.identifier.urihttp://hdl.handle.net/10017/28143
dc.description.abstractEn el presente trabajo de fin de máster se describe la implementación en hardware de un correlador eficiente de Conjuntos de Secuencias Complementarias (CSS, Complementary Sets of Sequences) Multinivel, empleados en sistemas de sensado activo basados en CDMA (Code Division Multiple Access). Gracias a las propiedades ideales de las sumas de correlaciones aperiódicas, las secuencias CSS son cada vez mas utilizadas en los sistemas basados en CDMA. Una de las ventajas de los CSS es el empleo de generadores y correladores eficientes los cuales requieren menos operaciones comparados con una arquitectura directa. Empleando las arquitecturas existentes para correladores de CSS binarios, se ha generalizado para su empleo con un alfabeto multinivel logrando así secuencias con valores reales. Esto permite obtener las siguientes ventajas: el aumento del número de longitudes que pueden generarse y correlarse, y la mejora eliminando las limitaciones de las arquitecturas previas en el número de secuencias en el conjunto. Una de las aplicaciones de estas secuencias multinivel, es la generación se secuencias ternarias (3 niveles), con bajos valores de Relación de Potencia Pico a Potencia Media, PAPR (Peak-to-Average Power Ratio), con el fin de mejorar la eficiencia energética de los amplificadores de potencia en las etapas de emisión. Al momento de diseñar la implementación hardware, se estudió el funcionamiento de los generadores y correladores eficientes, para luego diseñar un modelo de simulación, en el cual se analizaron varias formas de gestión de la cuantificación y truncamiento de los datos para implementar la solución que lleva a una menor degradación de la correlación. El diseño para la implementación hardware se realizó en VHDL para ser implementado en un dispositivo FPGA (Field-Programmable Gate Array).es_ES
dc.format.mimetypeapplication/pdfen
dc.language.isospaen
dc.rightsAtribución-NoComercial-SinDerivadas 3.0 España*
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/3.0/es/en
dc.subjectConjuntos de secuencias complementariases_ES
dc.subjectVHDLen
dc.subjectFPGAen
dc.subjectCSS (Complementary Sets of Sequences)en
dc.titleImplementación hardware de un algoritmo de correlación eficiente de códigos CSS multiniveles_ES
dc.typeinfo:eu-repo/semantics/masterThesisen
dc.subject.ecienciaElectrónicaes_ES
dc.subject.ecienciaElectronicsen
dc.contributor.affiliationUniversidad de Alcalá. Escuela Politécnica Superior
dc.type.versioninfo:eu-repo/semantics/acceptedVersionen
dc.description.degreeMáster Universitario en Sistemas Electrónicos Avanzados. Sistemas Inteligentes (M128)es_ES
dc.rights.accessRightsinfo:eu-repo/semantics/openAccessen


Files in this item

Thumbnail

This item appears in the following Collection(s)

Atribución-NoComercial-SinDerivadas 3.0 España
Este ítem está sujeto a una licencia Creative Commons.