%0 Journal Article 
%A Frauca Jiménez, Javier
%T Implementación en Hardware Configurable de un Correlador Eficiente de Secuencias GPC
%D 2021
%U http://hdl.handle.net/10017/49510
%X Este trabajo de fin de grado consiste en la implementación en hardware reconfigurable (FPGA, Field Programmable Gate Array) de un correlador eficiente de secuencias GPC (General Pairwise Complementary), basado en dos parejas Golay incorreladas. El proyecto ha sido diseñado con la herramienta software Vivado haciendo uso del lenguaje de programación VHDL con estudio previo de la algoritmia en la plataforma Matlab.
Este tipo de codificación presenta unas buenas características de correlación aperiódica con zonas de correlación cero alrededor del pico principal. Además, una de las mayores ventajas de las secuencias GPC es la posibilidad de implementar modelos eficientes reduciendo el número de operaciones requeridas para su detección, frente a un correlador directo convencional.

%K Correlador eficiente
%K Secuencias GPC
%K Parejas Golay
%K FPGA
%K Correlación aperiódica
%K Efficient correlator
%K GPC sequences
%K Golay pairs
%K Aperiodic correlation
%~ Biblioteca Universidad de Alcala