%0 Journal Article 
%A Viana Gordo, Javier
%T Diseño de una arquitectura eficiente para la Transformada Discreta del Coseno (DCT) en un dispositivo FPGA
%D 2019
%U http://hdl.handle.net/10017/39446
%X En este Trabajo Fin de Grado se pretende abordar el diseño de una arquitectura eficiente
para la implementación en tiempo real en un dispositivo FPGA de la Transformada
Discreta del Coseno DCT. Para ello, se explorará la tipología de arquitectura más
adecuadas (paralela, secuencial, mixta), las restricciones de tiempo real y de consumo
de recursos, así como el efecto de la representación en coma fija. Por último, la
arquitectura será configurable en ciertos parámetros como el número de puntos o el
ancho de palabra, para poder adaptarse a distintos estándares y requisitos en cada caso.

%K VHDL
%K FPGA
%K DCT (Discrete Cosine Transform)
%K Representación en coma fija
%K Telecomunicaciones
%K Telecommunication
%~ Biblioteca Universidad de Alcala